# Jean Louis-Guerin 12 Rue Pascal 77450 Montry



## PARCOURS PROFESSIONNEL

#### 2004 - 2005

Ecole d'Ingénieur ESIGETEL Fontainebleau - France

## Responsable du département Electronique et Radio-télécommunication

Création et mise en œuvre d'un nouvel enseignement de spécialisation réparti sur trois semestres dans le domaine des systèmes embarqués.

#### 2000 - 2003

# Cadence Design Systems Inc. Paris - France

# Directeur du centre recherche et développement de Paris

Responsable de la création de modèles de simulation, pour des modules logiciels et matériels, afin de permettre l'optimisation de solutions architecturales pour des systèmes temps réel embarqués.

#### 1998 - 2000

# Cadence Design Systems Inc. Paris – France

# Leader technique d'un projet de méthodologie pour SoC

Responsable de la création et de la documentation d'une méthodologie permettant le développement et la validation rapide de logiciels d'application temps réel pour les systèmes sur silicium (SoC).

- Forte compétence technique en conception d'architectures de systèmes complexes ainsi qu'en conceptions et développements logiciels.
- Grande expérience professionnelle dans le management d'équipes et la gestion de projets de développements logiciels et matériels.
- Excellentes aptitudes à la communication : présentations, formations, conférence, cours, publications, documents, articles, participation à des comités...

## **MISSIONS ET ACTIONS**

- Responsable du département électronique et radio télécommunication de l'école d'ingénieur ESIGETEL. Gestion d'une équipe d'enseignants, responsable de deux « majeures » enseignées à l'ESIGETEL.
- ★ Définition d'une nouvelle majeure intégrant des cours innovants dans le domaine en pleine évolution des systèmes embarqués. Création de documents associés : Description à haut niveau, présentation aux élèves, description détaillée de l'ensemble des cours en 2<sup>ème</sup> et 3<sup>ème</sup>
- Mise en œuvre de cette nouvelle majeure : recherche des intervenants, gestion de la planification et des projets, embauche d'un enseignant, publication d'un site Web regroupant une importante documentation.
- \* Création et exécution de plusieurs cours pour cette majeure.
- \* Conférence sur les Systèmes Embarqués dans le cadre d'un cycle de conférences donné aux entreprises de Seine-et-Marne.
- Direction du centre de recherche et développement de Paris (huit personnes). Organisation et gestion de plusieurs projets développés en relation avec des équipes reparties sur trois continents :
  - Développement de méthodologies et d'outils permettant l'estimation et la validation de modèles de performance pour des modules logiciels.
  - Développement de méthodologies et de librairies permettant la modélisation de systèmes complexes de communication.
  - Développement de méthodologies et de librairies pour la modélisation de modules matériels utilisant des pipelines statiques et dynamiques.
  - Développement de méthodologies et d'outils de simulation pour permettre aux architectes de système temps réel d'expérimenter rapidement différentes solutions. Exploration assistée des résultats de simulations afin d'aider à la sélection d'une solution optimisant les ressources, les processus et les communications.
- Leader technique de l'équipe R&D de Paris. Définition et écriture avec cette équipe d'un document de méthodologie détaillée (plusieurs milliers de pages) permettant le développement et la validation rapide de modules de propriétés intellectuels (IP). Projet international développé à l'instigation du gouvernement et des Universités écossaises :
- Définition d'un processus itératif pour l'analyse, le développement, et le test de modules logiciel.
- Méthodologie pour la sélection et l'analyse d'un système d'exploitation temps réel (RTOS) appliquée à des processeurs génériques et/ou DSP.
- Définition d'une méthodologie orientée objet (OOM) utilisant le langage unifié de modélisation (UML) pour l'analyse et la conception de l'architecture de système complexe embarqué.
- Estimation de la performance de modules logiciels.
- Méthodologie et exemple de modélisation fonctionnelle et de performance pour des IP logiciels et des RTOS

#### **PARCOURS PROFESSIONNEL**

#### 1996 - 1998

# Cadence Design Systems Inc. Paris - France

# Leader technique d'un projet d'accès à la connectique de systèmes électroniques

Responsable de la définition et du développement d'une nouvelle base de données et de son interface pour permettre l'accès aux informations de systèmes décrits par mélange de langages haut niveau et schémas

## 1992 - 1995

## Cadence Design Systems Inc. San Jose - USA

# Directeur du groupe de R&D accès aux informations

Direction d'une équipe R&D de quinze personnes responsable de tous les projets relatifs à l'accès à la base de données des designs pour la division systèmes sur carte (PCB) de Cadence

## 1990 - 1992

# Valid Logic System Inc. San Jose - USA

# Responsable du groupe accès aux informations design

Responsable d'une équipe de huit personnes. Développement de projets relatifs à la base de données Valid.

#### 1986 - 1989

# Valid Technology Diest - Belgique

# Responsable du centre de recherche et développement Européen

Responsable d'une équipe de trois personnes en charge de la création de produits spécifiques à l'Europe

#### **MISSIONS ET ACTIONS**

- \* Définition du schéma de représentation d'un design (DR).
- ★ Description en notation orientée objet (méthode Booch/UML) du schéma et de l'interface programme (API) d'accès à la base de données
- \* Réalisation en C++ de l'API
- ★ Définition des différents composants logiciels et des flots de haut niveau nécessaires à l'élaboration d'une nouvelle solution de description de systèmes sur carte (PCB). Solution utilisant des langages de haut niveau (HDL) conjointement à une description schématique classique.
- \* Large contribution à la mise en place au sein de la société à des méthodes de communication et de reporting pour des développements multi continents (USA, Europe, Inde)
- \* Création et management d'une équipe de 15 ingénieurs suite à la fusion de Cadence avec Valid.
- \* Mise en place de relations étroites avec le marketing et la force de vente pour définir et introduire une nouvelle solution système.
- \* Sélection de projets essentiels pour soutenir la vision et les stratégies de la division système de Cadence.
- \* Contributeur majeur à la définition d'une nouvelle architecture basée sur une représentation en langage de haut niveau (HDL)
- \* Représentant officiel de Cadence au comité CFI Design Representation
- ★ Management du projet « Hierarchy Manager » utilisé dans tous les environnements système de Cadence. Écriture en C++ du prototype initial et d'une librairie de classes C++ de bases.
- \* Management de tous les projets de conversion (EDIF, VHDL, Verilog...)
- Management d'un projet de génération automatique de schéma (avec la société INTEL) à partir d'une représentation HDL
- \* Management du projet d'accès a la base de données Valid. Réalisation de l'implémentation initiale du programme en langage C.
- ★ Management du projet « Hierarchy & Configuration Manager ». Écriture du prototype initial en C++
- Management et développement de tous les translateurs à la base de données design de Valid.
- \* Management du projet Compilateur de données schématique.
- \* Création d'un logiciel d'interfaçage avec la base de données Valid. Suite a un large succès rencontré en Europe ce produit a été proposé au niveau international de Valid.
- \* Création d'un logiciel d'aide à la conception et l'implantation de circuits en technologie Hybride
- \* Adaptation de plusieurs logiciels américains aux marchés européen.
- ★ Participation à la définition des besoins et de la stratégie européenne avec le marketing et la force de vente.
- Responsable de la coordination des développements européens avec les développements aux USA grâce à une planification et un reporting précis.
- Responsable de la formation et du support technique pour les ingénieurs d'applications dans les différents pays européens.

## **PARCOURS PROFESSIONNEL**

#### 1983 - 1986

# Valid Logic System Inc. Paris – France

# Responsable des Ingénieurs d'application pour sud Europe

Création et management d'une équipe de six ingénieurs d'application pour supporter la force de vente de la région Europe du Sud

#### 1980 - 1983

# Intel Corporation Paris - France

# Spécialiste des Architectures systèmes et processeurs

Ingénieur d'application spécialiste des architectures de processeurs et de circuits intégrés de haute complexité.

## <u> 1974 - 1980</u>

# CII – Honeywell Bull France

# Ingénieur de développement en matériel et logiciel

Ingénieur de conception matériel dans la division périphérique informatique de la société.

#### MISSIONS ET ACTIONS

- \* Management d'une l'équipe d'ingénieurs d'application pour l'Europe du Sud. L'équipe était composée de six personnes à mon départ.
- \* Démonstration technique et benchmark des produits Valid.
- \* Support technique de la clientèle.
- \* Responsable du centre de formation. Création et exécution de plusieurs formations spécifiques à la clientèle locale.
- Développement d'applications spécifiques aux clients Français pour les Systèmes (PCB) et circuit intégrés (IC). Acquisition d'une très bonne connaissance des processus de développement des circuits intégrés.
- \* Travail dans le groupe « support et conseil technique » d'Intel France et tant que « spécialiste en architecture ». Conseils au développement de systèmes utilisant des circuits complexes :
  - matériels (conseil en architecture de système, conseil sur l'utilisation de boîtiers complexes)
  - logiciels (conseil sur l'utilisation du RTOS IMAX, et développement en langages assembleur, PLM, Pascal, Fortran, et ADA).
- \* Responsable de nombreuses présentations, conférences, et formations.
- Publication de plusieurs articles dans la presse spécialisée sur les nouveaux processeurs et périphériques complexes. En particulier sur le processeur révolutionnaire à architecture orientée objet (IAPX432)
- \* Conception et réalisation d'un terminal graphique. Sélection des composants complexes suite à un voyage d'étude aux USA. Conception de la carte électronique architecturée autour du microprocesseur 8085 d'Intel et programmation des séquences de test et de validation.
- \* Conception et développement d'une carte électronique « multi contrôleur de ligne » pour un mini-ordinateur de la série Mitra. Conception de la carte a base du microprocesseur 8080 d'Intel et écriture de séquence de validation.

#### **FORMATION & STAGES**

1973-1974 : <u>Professeur d'électronique</u> à l'école militaire de Rennes (ESEAT) dans le cadre du service militaire en tant qu'appelé scientifique

1970-1973 : Assistant de recherche à l'EPHE-CNRS. Développement de logiciels de statistique sur IBM 370

1973 : Diplôme <u>d'Ingénieur en</u> <u>Electronique et Informatique</u>

1971-1973 : Ecole Spéciale de Mécanique et d'Electricité (ESME-SUDRIA)

1969-1970 : Préparation aux grandes écoles

1968 : <u>Baccalauréat scientifique</u> avec mention

#### PRINCIPALES CONNAISSANCES

- \* Langue : Connaissance parfaite de l'Anglais lu, écrit, et parlé.
- ★ Langages informatique: C++ (14+), C (18+), UML, Java, ADA, Fortran, Pascal, PL1, PLM, Assembleur 86,
- \* Langages description matériel : VHDL, Verilog, System C
- \* Langages divers: HTML, SQL, Design Pattern, ...
- \* Système d'exploitation: UNIX, Windows, VMS
- Outils divers: Microsoft Office (Word, Excel, Power Point, Access, Outlook), MS Visual Studio, MS Visio, UML (Rose & RoseRT), FrameMaker
- \* Outils de Gestion projets: MS Project, ClearCase, SourceSafe
- Outils Web: IIS, MS FrontPage, Apache, Samba, Flash, Dreamwaver
- ➡ Pionnier en 1984 de la création de réseaux locaux (LAN) et la connexion à des réseaux distants (WAN / Internet). Utilisation pour la messagerie électronique ainsi que le transfert de fichiers pour la société VALID entre l'Europe et les USA.

#### **ACTIVITES Personnelles**

- \* Planche à voile, Aïkido
- \* Composition de musique électronique
- \* Ordinateur individuel (PCs, Sun Workstation, Atari)
- \* .